韓国のメモリ半導体大手SKハイニックスと、受託製造世界最大手の台湾積体電路製造（TSMC）は、第6世代となる高帯域幅メモリ「HBM4」の共同開発および先進パッケージング技術における戦略的提携を大幅に強化することで合意しました。この協業は、AIアクセラレータ向けメモリ設計の構造的転換を意味します。

拡大された提携枠組みに基づき、SKハイニックスは各HBM4スタックの土台となるベースダイ（バッファダイ）の製造にTSMCの最先端3ナノメートル（nm）未満ロジックプロセスを採用します。従来はメモリ向け独自プロセスが用いられていましたが、TSMCのファウンドリ技術を導入することで、高度なテスト回路やカスタムロジックの統合が可能になります。

3nm未満ロジック採用のベースダイがもたらすメモリ革新

このアーキテクチャの革新は、激増する大規模言語モデルの処理に伴うインターコネクトのボトルネックを解消します。HBM4ではインターフェースバス幅が従来の1,024ビットから2,048ビットへと倍増し、微細なマイクロバンプ接合と極めて高い熱設計効率が実現されます。

さらにTSMCは独自のチップ・オン・ウェハー・オン・サブストレート（CoWoS）先進パッケージング技術を最適化し、NVIDIAやAMDなどの最先端GPUとSKハイニックスのHBM4を極小のレイテンシで相互接続できるようにします。

“Our collaboration with TSMC on HBM4 base dies ensures seamless performance integration, accelerating the development of customized AI memory for hyperscale customers.” — キム・ジュソン、SKハイニックスAIインフラ担当社長

次世代AIアクセラレータを支えるCoWoSパッケージング技術

両社の強固な連合は、サムスン電子やマイクロン・テクノロジーなどの競合他社に対する強固な参入障壁となります。SKハイニックスのHBM3Eにおける圧倒的な供給シェアとTSMCの最先端ロジック実装力を融合することで、データセンター向け次世代チップ市場での優位性を確固たるものにします。

2025年末までに主要顧客への評価用サンプル出荷を開始し、2026年後半からの商用量産体制への移行を計画しています。この提携により、世界規模で急増する生成AI需要への迅速な対応が期待されています。

Frequently Asked Questions

SKハイニックスとTSMCのHBM4協業における最大の技術的特徴は何ですか？

ベースダイにTSMCの3nm未満ロジックを採用し、バス幅を2,048ビットに拡張してCoWoS実装を最適化した点です。

HBM4メモリの量産はいつ頃開始される予定ですか？

2025年末に主要顧客へ検証サンプルを提供し、2026年後半から本格的な商用量産が開始される計画です。

Sources

SKハイニックス TSMC HBM4 半導体 人工知能 先端パッケージング AI半導体