Le géant sud-coréen des semi-conducteurs SK Hynix et le premier fondeur mondial TSMC ont officialisé un renforcement majeur de leur collaboration industrielle pour concevoir la sixième génération de mémoire à très haute bande passante, dénommée HBM4. Cette démarche conjointe transforme en profondeur l'intégration du matériel au sein des clusters d'intelligence artificielle.
Au cœur de cette synergie, SK Hynix va s'appuyer sur les nœuds de gravure logique sub-3 nanomètres de TSMC pour usiner le die de base placé sous l'empilement des puces DRAM. Alors que les précédentes générations faisaient appel à des procédés DRAM classiques, le passage à la gravure avancée de TSMC permet d'intégrer des fonctions logiques personnalisées et d'optimiser le routage électrique.
Les dies de base sub-3 nm réinventent l'architecture mémoire
Cette rupture technologique élimine les goulets d'étranglement qui ralentissent le traitement des modèles d'IA générative aux centaines de milliards de paramètres. L'HBM4 double la largeur du bus d'interface, le faisant passer de 1 024 bits à 2 048 bits par pile, tout en maîtrisant les contraintes thermiques extrêmes.
De son côté, TSMC configure ses lignes de packaging propriétaire CoWoS (Chip-on-Wafer-on-Substrate) afin de relier harmonieusement les modules HBM4 de SK Hynix aux processeurs graphiques de nouvelle génération conçus par Nvidia et AMD.
“Our collaboration with TSMC on HBM4 base dies ensures seamless performance integration, accelerating the development of customized AI memory for hyperscale customers.” — Justin Kim, Président et Directeur de l'infrastructure IA chez SK Hynix
L'apport du packaging CoWoS pour les charges de travail d'IA
Cette alliance ciblée constitue une réponse stratégique directe face aux groupes concurrents intégrés tels que Samsung Electronics et Micron. En mariant le savoir-faire mémoire de SK Hynix aux technologies de packaging de pointe de TSMC, les deux partenaires consolident leur emprise sur le marché des centres de données.
Les premiers échantillons de qualification seront livrés aux constructeurs de puces à la fin de 2025, ouvrant la voie à une montée en cadence industrielle dès le second semestre 2026 sur les lignes de fabrication asiatiques.
Frequently Asked Questions
En quoi l'accord entre SK Hynix et TSMC est-il novateur ?
Il confie la gravure du die de base à TSMC en nœud sub-3 nm, doublant la largeur du bus à 2 048 bits avec packaging CoWoS.
Quand commencera la commercialisation de l'HBM4 ?
Les puces tests seront livrées fin 2025 et la production de masse débutera au second semestre 2026.
Comments (0)
Log in to join the discussion.